（前排提示，上一章有新增的修改，修改之前看了的读者大大可以重新看一下）

    林科就纳闷了，自己有惹到这位老兄吗？看着自己明明一脸不屑却极力控制表情的样子。

    但是当韦斯顿仔细看了看计划书中的设计图后，突然一脸惊讶的样子，一只手颤抖着从衣袋里掏出放大镜仔细观察布线。

    “不到1万晶体管的规模竟可以做到这样的程度，真是不可思议！”

    韦斯顿翻到后面，又是一个IC布线图，但是规模明显比处理器核心要小，规模是1200个晶体管，但是频率却与处理器核心相同，这让韦斯顿有些纳闷。

    这个也是处理器？但是为什么它的规模比之前的处理器小频率却相同呢？

    “FPU集成在处理器内部，提高效率，嗯，这是怎么想到的！”

    但是当韦斯顿反应过来的时候，顿时赞叹起来，结合一旁的说明，这分明就是一个FPU（浮点运算单元）啊！集成在处理器中的FPU！

    这个FPU集成在处理器内部，与处理器核心处于同一片晶片上，能够迅速接收到处理器所发出的指令，并告知处理器如何进行浮点数运算。

    打个比方，没有集成FPU的处理器就如一名做计算题不会简算的学生，他在做计算题时的每一步都需要进行精确的分析，一步步完成，并且直到当前的运算结果被准确到小数点后多少位时才会做下一步骤。

    而外置FPU的处理器就相当于有一名数学老师在这名学生旁讲解，这名老师不厌其烦的给学生指出计算过程中的技巧，即使学生自己不会简算也可以按照老师的指点去一步步做，实现解题过程的简化。

    那么内置FPU的处理器就相当于一名会简算的学生了，他自己懂得简算的方法，可以很熟练的把解题过程中的步骤简化，通过技巧很快的得出答案，由于没有老师指点学生时所产生的延迟，这将明显提升解题速度。

    继续向后看，是单独列出的关于CPU流水线技术的设计，目前CPU流水线技术已经在微处理器中得到了应用，例如mos6502，其内部就拥有1级流水线的深度，有一个流水线。

    因而从总体上看CPU流水线加快了指令流速度，缩短了程序执行时间，从而提高了运算速度，使20美元白菜价的6502的性能超过了动辄数百美元的同级别微处理器，成为了运用范围最广泛的微处理器之一。

    这颗处理器内部集成的也是1级流水线深度，却拥有四个流水线，能够使处理器内部的指令流速度更快，明显提升了运算速度。

    然后就是关于处理器核心L1（一级缓存）的设计图了，L1主要是为了解决CPU运算速度与内存读写速度不匹配的矛盾，而且在处理器中的缓存使用的是SRAM内存，SRAM内存不需要像DRAM每隔一段时间刷新电路，因此拥有比DRAM内存更快的速度。

    但它的缺点也是很明显的，相同容量的DRAM内存可以设计为较小的体积，但SRAM在相同的容量下却需要更大的体积。

    这个L1又是一个新东西，相比以往的微处理器中所集成的指令缓存器，这个L1同时拥有两个模块，分为一级数据缓存（DataCache）与一级指令缓存（InstructionCache）。

    并且有更大的容量，达到了512B数据缓存与512BμOps指令缓存的大小，即可以缓存0.5KB数据与500条解码后的微处理器
    （本章未完，请翻页）